数据中心架构的一个关键重点是提高效率，以获得最佳的资本回报率，大限度地提高产量和功耗限制。核心处理器在数据中心优化中发挥重要作用，影响可扩展性和效率的处理器架构选择的影响是巨大的。要想实现这些载体之间的理想平衡，需要有远见卓识，创造力，以及创新能力。
具有几十年架构的专用数据中心CPU和平台体现在英特尔公司广泛的产品组合中。英特尔公司多年来不断创新其核心计算能力，以提高处理器性能。但其工作并不止于此。同样重要的是所有核心处理器之间的连接性和可扩展性的进步，微调内存层次结构和I/O增强功能，以确保构成数据的主要构建块的计算、网络和存储系统的可扩展性和效率。
成长的烦恼：规模的挑战
添加更多核心处理器并将其互连以创建多核数据中心处理器的任务可能听起来很简单，但CPU核心，内存层次结构和I/O子系统之间的互连提供了这些子系统之间的关键路径，从而需要深思熟虑的体系结构。这些互连就像一条精心设计的高速公路，在关键的地方有适当的车道和坡道，以便交通顺畅。
增加核心处理器数量，提高每个处理器的内存和I/O带宽，以满足大量数据中心工作负载的需求，这些挑战必须通过创新的架构技术来解决。这些挑战包括：
•增加内核处理器和芯片上缓存层次结构，内存控制器和I/ O控制器之间的带宽。如果可用的互连带宽与处理器上的其他资源不能正确扩展，则互连将成为限制系统效率的瓶颈，如令人沮丧的交通堵塞的高峰时间。
•从芯片上缓存，主内存或其他内核访问数据时减少延迟。访问延迟取决于芯片实体之间的距离，发送请求和响应所需的路径以及互连操作的速度。这类似于在分散式和紧凑型城市中的通勤时间，可用路线的数量以及高速公路上的速度限制。
•创建高效节能的方法，从芯片缓存和存储器向核心处理器和I/O提供数据。由于每个组件的距离和带宽需求的增加，当添加更多核心处理器时，数据移动完成相同任务所需的能量就会增加。在这个交通示例中，随着城市的增长和通勤距离的增加，通勤期间浪费的时间和精力减少了生产性工作的资源。
英特尔公司致力于创新架构解决方案，以创造更强大和更有效的处理器来应对这些挑战，以满足诸如人工智能和深度学习等已建立和新兴工作负载的需求。
构建未来的数据中心处理器
英特尔公司已经将其经验和创新应用于为即将推出的英特尔至强可扩展处理器开发新架构，为现代数据中心提供可扩展的基础。这种新架构提供了一种互连片上组件的新方法，以提高多核处理器的效率和可扩展性。
英特尔至强处理器实现可扩展的创新的“网格”的片上互连的拓扑结构，提供低延迟和高带宽的内存，在核心和I/O控制器上。图1显示了网格架构的表示，其中核心，片上缓存组，存储器控制器和I/ O控制器以行和列组织，电线和开关在每个交叉点连接它们以允许转弯。通过提供比现有环结构更直接的路径和更多的消除瓶颈的途径，网格可以在较低的频率和电压下工作，并且仍然可以提供非常高的带宽和低延迟。这将提高性能和更高的能源效率，类似于一个设计良好的公路系统，使交通流量以最佳速度流通而无阻塞。
网格体系架构概念表示
除了提高片上互连的连接性和拓扑结构外，英特尔至强可扩展处理器还实现了具有可扩展资源的模块化架构，用于访问片上高速缓存，内存，I/ O和远程CPU.这些资源分布在整个芯片上，因此“热点”或其他子系统资源约束被最小化。架构的这种模块化和分布式方面允许可用资源随着处理器核心数量的增加而扩展。
可扩展和低延迟的片上互连框架对于共享的最后一级缓存架构也是至关重要的。这种大型共享缓存对于复杂的多线程服务器应用程序（如数据库，复杂物理模拟，高吞吐量网络应用程序以及托管多个虚拟机）非常有用。访问不同缓存库时的差异潜在差异允许软件将分布式缓存库视为一个大型统一的最后一级缓存。
因此，应用程序开发人员不必担心访问不同缓存库的可变延迟，也不需要优化或重新编译代码，从而使其性能得到显著的提升。统一的低延迟访问同样的优点也可以传递到内存和IO访问以及多线程或分布式应用程序，其中不同内核的执行与来自IO设备的数据之间的交互无需仔细地映射内核上的协作线程单个插座可以获得最佳性能。因此，这样的应用程序可以利用更多的核心处理器，并且仍然实现良好的可扩展性。
结论
具有网状拓扑的片上互连的新架构为集成Intel Xeon可扩展处理器的各种组件（内核，缓存，内存和I/O子系统）提供了非常强大的框架。这种创新的架构可以在广泛的使用场景下实现性能和效率的提升，为英特尔公司及其无与伦比的全球生态系统持续改进提供基础，以提供数据中心客户期望的计算能力和效率的解决方案。
热门专题
